 |
Circuito integrado Chip With CPLD 128MC 10NS 100TQFP de EPM3128ATC-10 N
Datos del producto:
| Lugar de origen: | Original |
| Nombre de la marca: | Original |
| Certificación: | Original |
| Número de modelo: | EPM3128ATC-10 N |
Pago y Envío Términos:
| Cantidad de orden mínima: | 1 |
|---|---|
| Precio: | negotiation |
| Detalles de empaquetado: | Caja del cartón |
| Tiempo de entrega: | 3-4 días laborables |
| Condiciones de pago: | T/T |
| Capacidad de la fuente: | 100 |
|
Información detallada |
|||
| Tpd del tiempo de retraso (1) máximo: | 10 ns | Fuente del voltaje - interna: | 3V ~ 3.6V |
|---|---|---|---|
| Número de elementos de lógica/de bloques: | 8 | Número de Macrocells: | 128 |
| Número de puertas: | 2500 | Número de entrada-salida: | 80 |
| Alta luz: | Microprocesador del circuito integrado de EPM3128ATC-10 N,Microprocesador 100TQFP del circuito integrado |
||
Descripción de producto
Circuito integrado Chip With CPLD 128MC 10NS 100TQFP de EPM3128ATC-10 N
|
IC CPLD 128MC 10NS 100TQFP
|
Especificaciones de EPM3128ATC-10 N
|
TIPO
|
DESCRIPCIÓN
|
|
Categoría
|
Circuitos integrados (ICs)
|
|
CPLDs (dispositivos de lógica programable complejos)
|
|
|
Mfr
|
Intel
|
|
Serie
|
MAX® 3000A
|
|
Paquete
|
Bandeja
|
|
Tipo programable
|
En el sistema programable
|
|
Tpd del tiempo de retraso (1) máximo
|
10 ns
|
|
Fuente del voltaje - interna
|
3V ~ 3.6V
|
|
Número de elementos de lógica/de bloques
|
8
|
|
Número de Macrocells
|
128
|
|
Número de puertas
|
2500
|
|
Número de entrada-salida
|
80
|
|
Temperatura de funcionamiento
|
0°C ~ 70°C (TA)
|
|
Montaje del tipo
|
Soporte superficial
|
|
Paquete/caso
|
100-TQFP
|
|
Paquete del dispositivo del proveedor
|
100-TQFP (14x14)
|
|
Número bajo del producto
|
EPM3128
|
Clasificaciones ambientales y de la exportación de EPM3128ATC-10 N
| CUALIDAD | DESCRIPCIÓN |
| Nivel de la sensibilidad de humedad (MSL) | 3 (168 horas) |
| Situación del ALCANCE | ALCANCE inafectado |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
Características de EPM3128ATC-10 N
■El Cmos de alto rendimiento, barato EEPROM-basó los dispositivos de lógica programable (PLDs) empleó una arquitectura de MAX® (véase el cuadro 1)
■programabilidad del en-sistema 3.3-V (ISP) a través del interfaz común del grupo de acción de prueba del estándar 1149,1 incorporados de IEEE (JTAG) con capacidad de perno-fijación avanzada
– Conjunto de circuitos de la ISP obediente con el estándar 1532 de IEEE
■Conjunto de circuitos incorporado de la prueba de la límite-exploración (BST) obediente con el estándar 1149.1-1990 de IEEE
■Características aumentadas de la ISP:
– Algoritmo aumentado de la ISP para más rápidamente programar
– Pedazo de ISP_Done para asegurar la programación completa
– Levante el resistor en los pernos de la entrada-salida durante la programación del en-sistema
■PLDs de alta densidad que se extiende de 600 a 10.000 puertas usables
■4,5 retrasos de la lógica del perno-a-perno del ns con frecuencias contrarias de hasta 227,3 megaciclos
■Interfaz de la entrada-salida de MultiVoltTM permitiendo la base del dispositivo al funcionamiento en 3,3 V, mientras que los pernos de la entrada-salida son compatibles con los niveles de la lógica 5.0-V, 3.3-V, y 2.5-V
■Cuentas de Pin que se extienden de 44 a 256 en una variedad de paquete plano del patio fino
(TQFP), paquete plano del patio plástico (PQFP), portador de microprocesador plástico de la J-ventaja (PLCC), y paquetes FineLine de BGATM
■Ayuda caliente-socketing
■Estructura de encaminamiento continua programable del arsenal de la interconexión (PIA) para el funcionamiento rápido, fiable
■programabilidad del en-sistema 3.3-V (ISP) a través del interfaz común del grupo de acción de prueba del estándar 1149,1 incorporados de IEEE (JTAG) con capacidad de perno-fijación avanzada
– Conjunto de circuitos de la ISP obediente con el estándar 1532 de IEEE
■Conjunto de circuitos incorporado de la prueba de la límite-exploración (BST) obediente con el estándar 1149.1-1990 de IEEE
■Características aumentadas de la ISP:
– Algoritmo aumentado de la ISP para más rápidamente programar
– Pedazo de ISP_Done para asegurar la programación completa
– Levante el resistor en los pernos de la entrada-salida durante la programación del en-sistema
■PLDs de alta densidad que se extiende de 600 a 10.000 puertas usables
■4,5 retrasos de la lógica del perno-a-perno del ns con frecuencias contrarias de hasta 227,3 megaciclos
■Interfaz de la entrada-salida de MultiVoltTM permitiendo la base del dispositivo al funcionamiento en 3,3 V, mientras que los pernos de la entrada-salida son compatibles con los niveles de la lógica 5.0-V, 3.3-V, y 2.5-V
■Cuentas de Pin que se extienden de 44 a 256 en una variedad de paquete plano del patio fino
(TQFP), paquete plano del patio plástico (PQFP), portador de microprocesador plástico de la J-ventaja (PLCC), y paquetes FineLine de BGATM
■Ayuda caliente-socketing
■Estructura de encaminamiento continua programable del arsenal de la interconexión (PIA) para el funcionamiento rápido, fiable
■PCI compatible
■arquitectura Autobús-amistosa incluyendo control programable de la ciénaga-tarifa
■opción de salida del Abierto-dren
■Los balanceos programables del macrocell con claro individual, preestablecido, reloj, y reloj permiten controles
■Modo programable del poder-ahorro para una reducción del poder de encima el 50% en cada macrocell
■Distribución configurable del producto-término del ampliador, permitiendo hasta 32 términos del producto por macrocell
■Pedazo programable de la seguridad para la protección de diseños propietarios
■Características arquitectónicas aumentadas, incluyendo:
– la salida del perno 6 o 10 o lógica-conducida permite señales
– Dos señales de reloj globales con la inversión opcional
– Recursos aumentados de la interconexión para el routability mejorado
– Control programable de la ciénaga-tarifa de la salida
■Ayuda del diseño de software y lugar-y-ruta automática proporcionadas por los sistemas del desarrollo de Altera para las PC basadas en Windows y Sun
SPARCstations, y HP 9000 series 700/800 puesto de trabajo
■La entrada del diseño y la ayuda adicionales de la simulación proporcionaron por EDIF 2 0 0 y 3 ficheros de 0 0 netlist, biblioteca de los módulos dados parámetros (LPM),
Verilog HDL, VHDL, y otros interfaces a las herramientas populares de EDA de fabricantes de tercera persona tales como cadencia, lógica del modelo, mentor
Gráficos, OrCAD, Synopsys, Synplicity, y VeriBest
■La ayuda de programación con la unidad de programación del amo de Altera (MPU), comunicaciones de MasterBlasterTM telegrafía, ByteBlasterMVTM
cable de la transferencia directa del puerto paralelo, cable serial de la transferencia directa de BitBlasterTM así como hardware programado de fabricantes de tercera persona y
cualquier probador que apoye la prueba estándar y los ficheros de programación del lenguaje (STAPL) (.jam) de JamTM, Byte-código del en-circuito del atasco STAPL
Ficheros (.jbc), o ficheros seriales del formato del vector (.svf)
■arquitectura Autobús-amistosa incluyendo control programable de la ciénaga-tarifa
■opción de salida del Abierto-dren
■Los balanceos programables del macrocell con claro individual, preestablecido, reloj, y reloj permiten controles
■Modo programable del poder-ahorro para una reducción del poder de encima el 50% en cada macrocell
■Distribución configurable del producto-término del ampliador, permitiendo hasta 32 términos del producto por macrocell
■Pedazo programable de la seguridad para la protección de diseños propietarios
■Características arquitectónicas aumentadas, incluyendo:
– la salida del perno 6 o 10 o lógica-conducida permite señales
– Dos señales de reloj globales con la inversión opcional
– Recursos aumentados de la interconexión para el routability mejorado
– Control programable de la ciénaga-tarifa de la salida
■Ayuda del diseño de software y lugar-y-ruta automática proporcionadas por los sistemas del desarrollo de Altera para las PC basadas en Windows y Sun
SPARCstations, y HP 9000 series 700/800 puesto de trabajo
■La entrada del diseño y la ayuda adicionales de la simulación proporcionaron por EDIF 2 0 0 y 3 ficheros de 0 0 netlist, biblioteca de los módulos dados parámetros (LPM),
Verilog HDL, VHDL, y otros interfaces a las herramientas populares de EDA de fabricantes de tercera persona tales como cadencia, lógica del modelo, mentor
Gráficos, OrCAD, Synopsys, Synplicity, y VeriBest
■La ayuda de programación con la unidad de programación del amo de Altera (MPU), comunicaciones de MasterBlasterTM telegrafía, ByteBlasterMVTM
cable de la transferencia directa del puerto paralelo, cable serial de la transferencia directa de BitBlasterTM así como hardware programado de fabricantes de tercera persona y
cualquier probador que apoye la prueba estándar y los ficheros de programación del lenguaje (STAPL) (.jam) de JamTM, Byte-código del en-circuito del atasco STAPL
Ficheros (.jbc), o ficheros seriales del formato del vector (.svf)
Productos relacionados
EPM3032A
EPM3064A
|
IC CPLD 128MC 10NS 100TQFP
|
Quiere saber más detalles sobre este producto