 |
Zócalos Ic Fxd-Pnt Dsp del Ic de la inmersión TMS320VC5501PGF300 600 MIPS de 176-Lqfp
Datos del producto:
| Lugar de origen: | original |
| Nombre de la marca: | original |
| Certificación: | original |
| Número de modelo: | TMS320VC5501PGF300 |
Pago y Envío Términos:
| Cantidad de orden mínima: | 1 |
|---|---|
| Precio: | negotiation |
| Detalles de empaquetado: | Caja del cartón |
| Tiempo de entrega: | días 1-3working |
| Condiciones de pago: | T/T, L/C |
| Capacidad de la fuente: | 100.000 |
|
Información detallada |
|||
| Mfr: | Texas Instruments | Serie: | TMS320C55x |
|---|---|---|---|
| paquete: | Bandeja | Situación del producto: | Activo |
| Tipo: | Punto fijo | Interfaz: | Interfaz del anfitrión, yo ² C, McBSP, UART |
| Memoria permanente: | 300MHz | Mfr Texas Instruments Series Paquete de TMS320C55x Tray Product Status Tipo activo Punto fijo Interf: | ROM (32kB) |
Descripción de producto
TMS320VC5501PGF300 Dip IC Zócalos IC Fxd-Pnt Dsp 600 Mips 176-Lqfp
CI FXD-PNT DSP 600 MIPS 176-LQFP
Especificaciones de TMS320VC5501PGF300
| TIPO | DESCRIPCIÓN |
| Categoría | Circuitos Integrados (CI) |
| Incorporado | |
| DSP (procesadores de señales digitales) | |
| Fabricante | Instrumentos Texas |
| Serie | TMS320C55x |
| Paquete | Bandeja |
| Estado del producto | Activo |
| Tipo | Punto fijo |
| Interfaz | Interfaz de host, I²C, McBSP, UART |
| Velocidad de reloj | 300MHz |
| Memoria no volátil | ROM (32kB) |
| RAM en chip | 48kB |
| Voltaje - E/S | 3,30 V |
| Voltaje - Núcleo | 1,26 V |
| Temperatura de funcionamiento | -40°C ~ 85°C (TC) |
| Tipo de montaje | Montaje superficial |
| Paquete / Caja | 176-LQFP |
| Paquete de dispositivo del proveedor | 176-LQFP (24x24) |
| Número de producto base | TMS320 |
Caracteristicas deTMS320VC5501PGF300
• Procesador de señal digital (DSP) TMS320C55x de punto fijo, bajo consumo y alto rendimiento
− Tiempo de ciclo de instrucción de 3,33 ns para frecuencia de reloj de 300 MHz
− Caché de instrucciones de 16 K bytes (I-Cache)
− Una/Dos Instrucciones Ejecutadas por Ciclo
− Multiplicadores duales [Hasta 600 millones de acumulaciones multiplicadas por segundo (MMACS)]
− Dos unidades aritméticas/lógicas (ALU)
− Un bus de programa, tres buses internos de lectura de datos/operandos y dos buses internos de escritura de datos/operandos
• Caché de instrucciones (16K Bytes)
• RAM en chip de 16 000 x 16 bits que se compone de cuatro bloques de RAM de acceso dual (DARAM) de 4 000 × 16 bits (32 000 bytes)
• ROM en chip de estado de espera de 16 000 × 16 bits (32 000 bytes)
• Espacio máximo de memoria externa direccionable de 8M × 16 bits
• Memoria de bus paralelo externa de 32 bits compatible con interfaz de memoria externa (EMIF) con capacidades de entrada/salida de propósito general (GPIO) e interfaz sin pegamento para:
− RAM estática asíncrona (SRAM)
− EPROM asíncrona
− DRAM síncrona (SDRAM)
− RAM de ráfaga síncrona (SBRAM)
• La capacidad de rastreo de emulación/depuración guarda las últimas 16 discontinuidades del contador de programa (PC) y los últimos 32 valores de PC
• Control programable de bajo consumo de seis dominios funcionales de dispositivos
• Periféricos en chip
− Controlador de acceso directo a memoria (DMA) de seis canales
− Dos puertos serie con búfer multicanal (McBSP)
− Generador de reloj de bucle de bloqueo de fase analógico programable (APLL)
− Pines de E/S de propósito general (GPIO) y un pin de salida dedicado (XF)
− Interfaz de puerto de host paralelo (HPI) de 8 bits
− Cuatro temporizadores
− Dos temporizadores de uso general de 64 bits
− Temporizador de vigilancia programable de 64 bits
− Contador DSP/BIOS de 64 bits
− Interfaz de circuito interintegrado (I2C)
− Receptor/transmisor asíncrono universal (UART)
• Lógica de emulación basada en escaneo en chip
• Lógica de exploración de límites IEEE Std 1149.1† (JTAG)
• Paquetes:
− 176-Terminal LQFP (paquete plano cuádruple de bajo perfil) (sufijo PGF)
− 201-Terminal MicroStar BGA (matriz de rejilla esférica) (sufijos GZZ y ZZZ)
• 3.3-Tensión de alimentación VI/O
• Tensión de alimentación central de 1,26 V
AplicacionesdeTMS320VC5501PGF300
El procesador de señal digital (DSP) de punto fijo TMS320VC5501 (5501) se basa en el núcleo del procesador de CPU de generación TMS320C55x DSP.La arquitectura C55x DSP logra un alto rendimiento y bajo consumo de energía a través de un mayor paralelismo y un enfoque total en la reducción de la disipación de energía.La CPU admite una estructura de bus interna que se compone de un bus de programa, tres buses de lectura de datos, dos buses de escritura de datos y buses adicionales dedicados a la actividad periférica y DMA.Estos buses brindan la capacidad de realizar hasta tres lecturas de datos y dos escrituras de datos en un solo ciclo.En paralelo, el controlador DMA puede realizar transferencias de datos independientemente de la actividad de la CPU.
Clasificaciones ambientales y de exportación deTMS320VC5501PGF300
| ATRIBUTO | DESCRIPCIÓN |
| Estado RoHS | Cumple con ROHS3 |
| Nivel de sensibilidad a la humedad (MSL) | 4 (72 horas) |
| REACH Estado | REACH no afectado |
| ECCN | 3A991A2 |
| HTSUS | 8542.31.0001 |
Quiere saber más detalles sobre este producto